

Dipl.-Ing. Florian Mezger

## Digitale Regelung von Schaltwandlern – Ein rekonstruktives Verfahren zur sensorlosen Stromregelung

Mit der zunehmenden Verbreitung von akkubetriebenen mobilen Geräten und der steigenden Anzahl der von ihnen bereitgestellten Funktionen nimmt auch die Zahl der Schaltwandler stark zu. Schaltwandler werden benötigt, um die sich während des Entladens ändernde Akkumulatortension, auf die unterschiedlichen von den ICs benötigten Spannung umzusetzen. Dazu ist eine Regelung der Ausgangsspannung nötig, welche heute noch meist analog realisiert wird. Eine digitale Regelung bietet jedoch einige Vorteile wie Rauschunempfindlichkeit, Wiederverwertbarkeit des Reglerentwurfs, bessere Regelalgorithmen und vereinfachtes *Dynamic Voltage Scaling*. Das heißt, dass die Ausgangsspannung dynamisch angepasst wird, und ermöglicht so bessere Energiesparmodi und somit eine verlängerte Akkulaufzeit.

Daher wurde hier ein Schaltwandler mit digitaler Regelung entwickelt, der gegebene Eingangsspannungen in eine niedrigere Ausgangsspannung umwandelt. Man nennt diese Wandler Abwärts- oder *Buck-Wandler*.

Es wurde dabei auf eine sogenannte Stromregelung gesetzt, das bedeutet es gibt zwei Regelschleifen, eine für die Ausgangsspannung und zusätzlich eine für den Laststrom. Dies ermöglicht es, schneller auf Lastwechsel reagieren zu können und die Spannung somit besser konstant zu halten. Dafür wird im Regler jedoch das Laststromsignal benötigt, welches bei dem hier präsentierten Systemkonzept aus bereits bekannten Systemparametern von einem sogenannten Beobachter berechnet wird. Dieses neue Konzept kommt gegenüber anderen digitalen Reglerimplementierungen zur Stromregelung ohne einen zusätzlichen A/D-Wandler und Messwiderstand aus.

Das vorgestellte Systemkonzept ermöglicht folglich einen Buck-Wandler mit digitaler Stromregelung. Für das Konzept wurde ein Simulationsmodell entwickelt, um das System einfach abstimmen zu können. Die Simulationen zeigen, dass die erzielten Resultate mit denen, die auf einer Messung des Laststroms beruhen, vergleichbar sind.

Verifiziert wurde das Systemkonzept schließlich mit einem Prototyp, der aus einer Platine mit dem Buck-Wandler und einem FPGA Entwicklungsboard mit dem Regelalgorithmus besteht. Der entwickelte Prototyp stellt für Eingangsspannungen im Bereich von 2,5 V bis 5 V eine Ausgangsspannung von 1,8 V mit einer maximalen Abweichung von ca.  $\pm 1\%$  bereit. Auf Änderungen der Belastung am Ausgang des Wandlers reagiert dieser vergleichbar gut wie kommerzielle analoge Wandler, was die maximale Regelabweichung betrifft. So führt ein Lastsprung von 0,48 A zu einer maximalen Regelabweichung von 82 mV, welche in 36  $\mu\text{s}$  ausgeregelt werden. Ein untersuchter kommerzieller Wandler (TPS63020) mit analoger Regelung hat bei einem etwas größeren Lastsprung von 0,66 A ( $\cong 137,5\%$ ) eine maximale Regelabweichung von 121 mV ( $\cong 147,5\%$ ), welche in 18  $\mu\text{s}$  ( $\cong 50\%$ ) ausgeregelt werden.

## A reconstructive approach for sensorless current mode control

With the increasing number of battery powered mobile devices and the functions built therein, switched mode power supplies (SMPS) are facing enormous growth rates. During the discharge of the battery, the supplied voltage decreases and SMPS are used to provide several constant voltages thereof. This way each IC is provided with the matching supply voltage. Therefore the output voltage needs to be controlled, which in majority is still done with analog controllers nowadays. However, digital control of SMPS offers several advantages as less noise sensitivity, easy reusability of the controller design, more sophisticated control algorithms and an easy implementation of *dynamic voltage scaling*. This means that the output voltage is dynamically adjusted and thus enables better power saving which results in an extended battery life.

Hence, a digital controlled SMPS is presented which converts an input voltage to a lower output voltage. This type of converter is called step-down or buck converter. The converter is implemented with a so-called current mode control, which means it is based on two control loops. One control loop for the output voltage and an additional one for the load current. Thus, the output voltage can be controlled more precisely through faster responses to load steps. Therefore, the load current is needed in the controller. In the herein presented system concept, the current signal is provided through calculations. The calculations are based on already available system parameters and is realized through an observer. This new concept in contrast to other digital current mode controls, works without an additional A/D converter and shunt.

Consequently, this work presents a system concept for a digital current mode controlled buck converter. A simulation model was built that allows easy tuning and verification of the concept. Simulation results show that the same performance as with a measured load current signal is achieved. Finally, the concept is verified with a prototype implementation, consisting of a printed circuit board with the buck converter and an FPGA evaluation board comprising the control algorithm. For input voltages from 2.5 V to 5 V the presented prototype provides an output voltage of 1.8 V with a maximum error of about  $\pm 1\%$ . The prototype reacts similar as commercial converters with analog control to load changes at the output regarding control deviation. Thus, a load step of 0.48 A causes a maximum control deviation of 82 mV, which is compensated in 36  $\mu\text{s}$ . An investigated commercial converter (TPS63020) with analog control and a bigger load step of 0.66 A ( $\approx 137.5\%$ ) has a maximum control deviation of 121 mV ( $\approx 147.5\%$ ). This is compensated within 18  $\mu\text{s}$  ( $\approx 50\%$ ).